

Cited Reference (Korean Patent Laid-Open Publication No. 1997-53214) 특1997-0053214

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

		ß
(51)	Int.	CI _
laij	ınt.	141.

(11) 공개번호

(43) 끝개입자

1997년 177월 29일

H01L 21/60	(40) 6/112/1 13/12/12/12
(21) 출원번호	특1996-0082426
_(22) 출원일자	1996년 12월 28일
(30) 우선권주장 (71) 출원인	580,220 1995년12월28일 미국(US) 루센트 테크놀로지시 인코포레이티드 엘리 와이스
(72) 발명자	미합중국 뉴저지 07974-0636 머레이 헐, 마운틴 애비뉴 600 이논 데가니
	미합중국 뉴저지 08904, 하이랜드 파크, 클레브렌드 애비뉴 10
	토마스 딕슨 머더러
	미합중국 뉴저지 07928, 채탐, 스쿨 애비뉴 30
	한영준
	서울특별시 송파구 방이동 올림픽아파트 125-502

(74) 대리인

이병호, 최달용

丛外苍子 : 있음

(54) 다중 레벨 스택 집적된 회로칩 어셈블리

집적된 회로의 다중 레벨 스택은 스택의 다른 레벨상에 위치된 칩의 와이어링 패드(I/O)를 상호접속하는 와이어본드와 함께 교호하는 칩 및 플립 칩을 갖는다. 부가하여, 수직으로 인접한 레벨에 위치된 플립 칩과 칩사이에 위치된 술더 범프는 이들 칩의 와이어링 패드를 이들 플립 칩이 와이어링 패드에 상호 접 속한다.

四里도

AAH

[발명의 명칭]

다중 레벨 스택 집적된 회로칩 머셈블리

[도면의 간단한 설명]

제1는 본 발명의 특정 실시예에 따른 다중 레벨 스택 집적된 회로칩 어셈블리의 부분적 단면의 정면도.

본 내용은 요부공개 건이므로 전문 내용을 수록하지 않았음

(57) 경구의 범위

경구항 1. 다중 레벨 스택 집적된 회로칩 머셈블리에 있머서 : (a) 배선 기판 또는 제1집적된 회로칩을 구비하는 제1장치로서, 그 상단의 주 표면은 적머도 제1배선 패드를 갖는, 상기 제1장치; (b) 집적회로칩 또는 배선 기판을 각각 구비하는 제2 및 제3장치로서, 상기 제3장치는 상기 제2장치를 덮도록 위치되고, 상기 제2장치는 상기 제1장치로 덮도록 위치되고, 상기 제2장치는 상기 제1장치로 덮도록 위치되고, 상기 제2장치의 하단 주 표면은 집적회로 및적머도 제3배선 패드를 갖게 되는, 상기 제2 및 제3장치; 및 (3) 제3배선 패드를 제1배선 패드에 직접적으로 전기적 접속하는 와이어본드를 구비하는 다중 레벨 스택 집적된 회로칩 머셈블리.

청구항 2. 제1항에 있어서, 제3장치의 상단 주 표면과 제2장치의 하단 주 표면은 실질적으로 동일한 측면 치수를 갖는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈블리.

청구항 3. 제2항에 있어서, 제3장치의 하단 주 표면을 제2장치의 상단 주 표면에 결합하는 접착물 본 당총을 <u>더</u> 구비하는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈불리.

청구항 4. 제1항에 있어서, 제3장치의 하단 주 표면을 제2장치의 상단 주 표면에 결합하는 접착물 본 당총을 <u>더</u> 구비하는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈블리.

청구항 5. 제4항에 있어서, 제2배선패드를 제1장치의 상단 표면상에 위치된 제3배선 패들에 직접 접속하는 제1솔더 범프를 더 구비하는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈블리.

청구항 6. 제1항에 있어서, 제2배선패드를 제1장치의 상단 표면상에 위치된 제3배선 패들에 직접 접 속하는 제1솔더 범프를 <u>더</u> 구비하는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈블리.

청구항 7. 제6항에 있어서, 집적 회로칩 및 배선 기판을 각각 구비하는 제4 및 제5장치로서, 상기 제5장치는 상기 제4장치를 덮고 있으며, 상기 제4장치는 그 제5장치는 스키 제4장치를 덮고 있으며, 상기 제4장치는 그 하는 주 표면에 위치된 적어도 제4배선 패드를 갖고, 상기 제5장치는 그 상단 주 표면에 위치된 적어도 제5배선 패드를 가지는, 상기 제4및 제5장치; 및 제5배선 패드를 제1장치의 상단 표면상에 위치된 제6배선 패드에 직접 접속하는 제2와미어본드를 더 구비하는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈블리

청구항 8. 제1항에 있어서, 집적 회로칩 및 배선 기판을 각각 구비하는 제4 및 제5장치로서, 상기 제5장치는 상기 제4장치를 덮고 있고, 상기 제4장치는 상기 제3장치를 덮고 있으며, 상기 제4장치는 그 상단 주 표면에 위치된 적어도 제4배선 패드를 가지는, 상기 제4 및 제5장치; 및 제5배선 패드를 제1장 치의 상단 표면상에 위치된 제6배선 패드에 직접 접속하는 제2와이어본드를 더 구비하는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈불리.

청구항 9. 제8항에 있어서, 제2배선 패드를 제1장치의 상단 표면상에 위치된 제3배선 패드에 직접 접속하는 제1을더 범포, 및 제4배선 패드를 제3장치의 상단 표면상에 위치된 제7배선 패드에 직접 접속하는 제2을더 범프를 더 구비하는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 머셈블리

청구항 10. 제9항에 있어서, 제5장치의 하단 주 표면을 제4장치의 상단 주 표면에 결합하는 접착물 본당층을 더 구비하는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈블리.

청구항 11. 제10항에 있어서, 제3장치의 상단 주 표면을 제2장치의 하단 주 표면은 실질적으로 동일 한 측면 치수를 갖는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈블리.

청구항 12. 제10항에 있어서, 제4배선 패드를 제3장치의 상단 표면상에 위치된 제7배선 패드에 직접 접속하는 제2술더 범프를 더 구비하는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈불리

청구항 13. 제9항에 있머서, 제5장치의 상단 표면상에 위치된 제8배선 패드를 제3장치의 상단 표면상에 위치한 제9배선 패드에 직접 접속하는 제3와이어본드를 더 구비하는 것을 특징으로 하는 다중 레벨스택 집적된 회로칩 머셈블리.

청구항 14. 제11항에 있어서, 제5장치의 하단 주 표면을 제4장치의 상단 주 표면에 결합하는 제2접착물 본당총을 더 구비하는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈불리.

청구항 15. 제9항에 있어서, 제4장치의 상단 주 표면 및 제5장치의 하단 주 표면은 실질적으로 동일 한 측면 치수를 가지는 것을 특징으로 하는 다중 레벨 스택 집적된 회로칩 어셈블리.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.

도型1

